|
DATOS DE LA TESIS |
|
|
Titulo |
Reducción del Consumo de Potencia en Unidades Funcionales Mediante Cotejo de Códigos de Operación |
|
Doctorando |
Guadalupe Miñana Ropero |
|
Director(es) |
J.Ignacio Hidalgo Pérez, Juán Lanchares Dávila, Oscar Garnica Alcazar |
|
Universidad |
Complutense (Madrid) |
|
Año de lectura |
2009 |
|
Doctorado europeo (si/no) |
No |
|
|
|
|
|
|
|
PUBLICACIONES |
|
|
|
|
|
a) Revistas |
|
|
AUTORES |
G. Miñana, J.I. Hidalgo, O. Garnica, J. Lanchares, J.M. Colmenar, S. López |
|
Nº DE AUTORES |
6 |
|
TÍTULO |
Reducing power of functional units in high performance processors by checking instrucctions codes and resizing adders |
|
CLAVE (Artículo, Artículo de revisión, editor) |
Artículo |
|
NOMBRE DE LA REVISTA |
Computer and Digital Technique |
|
VOLUMEN |
1 |
|
PÁGINAS |
113-119 |
|
|
|
EDITORIAL |
IET |
|
PAÍS DE PUBLICACIÓN |
Reino Unido |
|
AÑO DE PUBLICACIÓN |
2007 |
|
ISSN |
1751-8601 |
|
INDICIOS DE CALIDAD |
AREA de JCR: Computer Hardware |
|
ÍNDICE DE IMPACTO = 0 |
|
POSICIÓN QUE OCUPA LA REVISTA EN EL ÁREA: 45 |
|
Nº DE REVISTAS EN EL ÁREA: 45 |
|
Nº DE CITAS (si se sabe, excl. autocitas): |
|
OTROS INDICIOS (si se sabe): |
|
|
|
|
|
|
|
c) Ponencias |
|
|
|
|
|
AUTORES |
G. Miñana, O. Garnica, J.I. Hidalgo, J. Lanchares, J.M. Colmenar |
|
TÍTULO |
Power reduction of superscalar processor functional units by resizing adder-width |
|
ENTIDAD ORGANIZADORA |
|
|
CONGRESO: |
PATMOS |
|
TIPO DE PARTICIPACIÓN (Ponencia (paper), ponencia invitada (inv spaker), poster, otro) |
paper |
|
ISSN/ISBN |
0302-9743 |
|
VOLUMEN |
3728 |
|
PÁGINAS |
40-48 |
|
|
|
LUGAR DE CELEBRACIÓN |
Leuven (Belgica) |
|
FECHA DE CELEBRACIÓN |
Sep-05 |
|
INDICIOS DE CALIDAD |
Nombre del ranking donde se incluye el congreso: CiteSeer |
|
Categoría del congreso (si existe; p.ej. A, A+): |
|
Posición del congreso en el ranking (si existe):995 |
|
Nº de congresos en el ranking (si existe):1221 |
|
Nº DE CITAS (si se sabe, excl. autocitas): |
|
OTROS INDICIOS (si se sabe): |
|
|
|
|
|
|
|
AUTORES |
G. Miñana, J.I. Hidalgo, O. Garnica, J. Lanchares, J.M. Colmenar, S. López |
|
TÍTULO |
A technique to reduce static and dynamic power of functional units in high-performance processors |
|
ENTIDAD ORGANIZADORA |
|
|
CONGRESO: |
PATMOS |
|
TIPO DE PARTICIPACIÓN (Ponencia (paper), ponencia invitada (inv spaker), poster, otro) |
paper |
|
ISSN/ISBN |
0302-9743 |
|
VOLUMEN |
4148 |
|
PÁGINAS |
514-523 |
|
|
|
LUGAR DE CELEBRACIÓN |
|
|
FECHA DE CELEBRACIÓN |
Sep-06 |
|
INDICIOS DE CALIDAD |
Nombre del ranking donde se incluye el congreso: CiteSeer |
|
Categoría del congreso (si existe; p.ej. A, A+): |
|
Posición del congreso en el ranking (si existe):995 |
|
Nº de congresos en el ranking (si existe):1221 |
|
Nº DE CITAS (si se sabe, excl. autocitas): |
|
OTROS INDICIOS (si se sabe): |
